附表一

要件編號	系爭專利請求項1技術特徵	被控侵權物技術內容	是否文義讀取
1 A	一種發光二極體晶片之串聯結構，	EB1W-0500(Low Bay Module 50EW)及EDIS-M050-W10(Module Circular 50W)等二項被控產品，皆具有發光二極體晶片之串、並聯結構，	是
1 B	該發光二極體之晶片係由一P型半導體層及一N型半導體層電性耦接於一基板上所構成，其特徵在於：	該發光二極體之晶片係由一P型半導體層及一N型半導體層電性耦接於一基板上所構成（市售標準品）	爭執
1 C	該基板係以二維矩陣之方式配置有複數個晶片；且該複數個晶片之P型半導體層與N型半導體層，係以一導體電性連接，使該複數個晶片之P、N型半導體層以串聯之方式呈一導通之狀態	該基板係以7x7二維矩陣之方式配置共有49個晶片；具有49個晶片之P型半導體層與N型半導體層，係以一導體電性連接，使每一列該7個晶片之P、N型半導體層以串聯之方式呈一導通之狀態（一維），按上述方式形成共7列，列與列之間係以並聯方式呈一導通狀態	爭執
1 D	**並於該未與導體電性連接之P、N型半導體層分別電性連接有導電部，該導電部可供連接外部電源使用**	**該未與導體電性連接之P、N型半導體層分別電性連接有導電部，該導電部可供連接外部電源使用**	**是**

要件編號	系爭專利請求項1技術特徵	被控侵權物技術內容	是否文義讀取爭執
1 E	如此，可使單一發光二極體產生高亮度與提高操作電壓、降低操作電流之特性，並可改善外部供電設備與發光二極體(LED)操作條件及其所附加之電器設備。	可使單一發光二極體，具有高亮度與提高操作電壓之特性，降低操作電流與改善所附加之電器設備。	

附表二

編號	系爭專利請求項1	被證二	是否揭露
1	一種發光二極體晶片之串聯結構，該發光二極體之晶片係由一P型半導體層及一N型半導體層電性耦接於一基板上所構成，其特徵在於：	一發光二極體晶片的串聯結構，而該發光二極體晶片之P型半導體層係位於圖1中p bond-pad的位置，N型半導體層則位於圖1中之n bond-pad的位置，耦接於一藍寶石基板上(習知技術之圖1)	是
2	該基板上係以二維矩陣之方式配置有複數個晶片	基板上之晶片形成2*2之矩陣(被證二圖17a與圖17b以及說明書第0084段)	是
3	且該複數個晶片之P型半導體層與N型半導體層係以一導體電性連接，使該複數個晶片之P、N型半導體層以串聯之方式呈一導通之狀態	金屬軌跡81串聯四個LED(參閱被證二之圖17a之金屬軌跡81)，使複數個晶片之P、N bond-pad以串聯之方式呈一導通之狀態	是
4	並於該未與導體電性連接之P、N型半導體層分別電性連接有導電部，該導電部可供連接外部電源使用	圖17a之「+極」與「-極」，以供連接外部電源使用	是

附表三

標號	系爭專利請求項1	被證四	是否揭露
1	一種發光二極體晶片之串聯結構，該發光二極體之晶片係由一P型半導體層及一N型半導體層電性耦接於一基板上所構成，其特徵在於：	被證四說明書揭露 LEDs 14 被分成 LED 串聯組 18 與 20，每一組 LED 串聯組 18 與 20 之 LEDs 14 被串聯，並配置於基板 12 之上(被證四之圖 1)與說明書第 3 欄第 45-50 行)；以及 LED 14a 包含一實質上透明的雙異質接面 14b、一陽極 14c 與一陰極 14d 其亦可反向配置陽極與陰極(圖 2 與說明書第 4 欄第 3-8 行)	是
2	該基板上係以二維矩陣之方式配置有複數個晶片	LED 串聯組 18/20 的 LEDs 14（圖 1 及圖 2）	是
3	且該複數個晶片之P型半導體層與N型半導體層係以一導體電性連接，使該複數個晶片之P、N型半導體層以串聯之方式呈一導通之狀態	導線 24 與導片 22，其兩端分別連接串聯的 LED 14'與 14" 的陽極與陰極（圖 1 與圖 2，以及說明書第 4 欄之第 32-47 行）	是
4	並於該未與導體電性連接之P、N型半導體層分別電性連接有導電部，該導電部可供連接外部電源使用	LED 串聯組 18/20 具有接點 18a/20a 與 18b/20b，DC 電源藉由接點供應與調節通過 LED 的電源。（圖 1 與說明書第 3 欄之第 57-64 行）	是

附表四

編號	系爭專利請求項1	被證六	是否揭露
1	一種發光二極體晶片之串聯結構，該發光二極體之晶片係由一P型半導體層及一N型半導體層電性耦接於一基板上所構成，其特徵在於：	被證六說明書揭露LEDs 12係由半導體化合物所形成，且具有一相應的P-N接面（圖1與說明書第3欄第51-67行），而P型半導體層係位於P-N接面的P側，N型半導體層則位於P-N接面的N側	是
2	該基板上係以二維矩陣之方式配置有複數個晶片	圖1與圖2之LEDs 12係以二維矩陣之方式配置	是
3	且該複數個晶片之P型半導體層與N型半導體層係以一導體電性連接，使該複數個晶片之P、N型半導體層以串聯之方式呈一導通之狀態	導體16以串聯的方式電性連接LEDs 12（圖1與圖2），使LEDs 12之P、N型半導體層以串聯之方式呈一導通之狀態	是
4	並於該未與導體電性連接之P、N型半導體層分別電性連接有導電部，該導電部可供連接外部電源使用	圖1與圖2之串聯的LEDs 12的最末端，分別構成了導電部，以供連接外部電源使用	是